Buatlah rangkaian seperti gambar percobaan 1 dengan menggunkan RS flip flop dan output seven segment.
Dari tabel di atas, terlihat bahwa, Q akan berlogika 1 ketika input S berlogika 1 dan input R berlogika 0.
Q' U9 juga menjadi clock dari U12. Input S dan input dari inverter berasal dari Q' U12 yang output dari inverter dihubungkan ke input R. sedangkan output Q dihubungkan ke input B dari 74ls47D.
Q' U12 juga menjadi clock dari U15. Input S dan input dari inverter berasal dari Q' U15 yang output dari inverter dihubungkan ke input R. sedangkan output Q dihubungkan ke input C dari 74ls47D.
Q' U15 juga menjadi clock dari U17. Input S dan input dari inverter berasal dari Q' U17 yang output dari inverter dihubungkan ke input R. sedangkan output Q dihubungkan ke input D dari 74ls47D. Clock pada flipflop ini bersifat aktif tinggi, jika pada logicstate input 1 gerbang nand awalnya bernilai 0, kemudian di ubah menjadi 1 sebanyak 1x, maka pada saat clock bernilai aktif tinggi pada seven segmen akan menampilkan angka 1. Untuk membentuk angka 2, kita mengklik logicstatse pada input gerbang nan menjadi 0, kemudian menjadi 1, dan pada saat clock aktif tinggi akan ditampilkan angka 2. begitu seterusnya.
output dari inverter U11A dihubungkan ke reset U9 dan U12, output dari inverter U16A dihubungkan ke reset U15 dan U17, sedangkan inputnya berasal dari output gerbang nand.
