1. jk flip flop ( 74112 )
2. d flip flop ( 7474 )
3. switch SPDT
4. led
Saat SW1 bernilai 1 sedangkan SW7 bernilai 0, pada jk flipflip input Q akan bernilai 0 dan input Q' bernilai 1, sedangkan pada d flipflop input Q akan berlogika 0 dan Q' akan berlogika 1 saat kedua clock aktif tinggi.
Saat SW1 bernilai 0 sedangkan SW7 bernilai 1, pada jk flipflip input Q akan bernilai 1 dan input Q' bernilai 0, sedangkan pada d flipflop input Q akan berlogika 1 dan Q' akan berlogika 0 saat kedua clock aktif tinggi.
Saat SW1 bernilai 0 sedangkan SW7 bernilai 0, pada jk flipflip input Q akan bernilai 1 dan input Q' bernilai 1, sedangkan pada d flipflop input Q akan berlogika 1 dan Q' akan berlogika 1 saat kedua clock aktif tinggi.
Saat SW1 bernilai 1 sedangkan SW7 bernilai 1, SW6 bernilai 0, SW4 bernilai 0, SW5 bernilai 0, kedua clock aktif tinggi, SW2 bernilai 0.Pada jk flipflip input Q akan bernilai 0 dan input Q' bernilai 1, sedangkan pada d flipflop input Q akan berlogika 0 dan Q' akan berlogika 1.
Saat SW1 bernilai 1 sedangkan SW7 bernilai 1, SW6 bernilai 1, SW4 bernilai 1, SW5 bernilai 1, kedua clock aktif tinggi, SW2 bernilai 0.Pada jk flipflip input Q akan bernilai 0 dan input Q' bernilai 1, sedangkan pada d flipflop input Q akan berlogika 1 dan Q' akan berlogika 0.
Saat SW1 bernilai 1 sedangkan SW7 bernilai 1, SW6 bernilai 0, SW5 bernilai 0, kedua clock aktif tinggi, SW2 bernilai 1.Pada jk flipflip input Q akan bernilai 1 dan input Q' bernilai 0, sedangkan pada d flipflop input Q akan berlogika 0 dan Q' akan berlogika 1.
Saat SW1 bernilai 1 sedangkan SW7 bernilai 1, SW5 bernilai 1, kedua clock aktif tinggi, SW2 bernilai 1.Pada jk flipflip input Q akan bernilai 0 dan input Q' bernilai 1, sedangkan pada d flipflop outputnya tidak ada.
Ket : SW = Switch
Percobaan 4: bandingkan hasil percobaan dengan teori (dengan melihat dari tabel kebenaran).
Jawab :
Hasil percobaan :
Kesimpulan :
Dari dua tabel di atas, hasil percobaan sama dengan tabel kebenaran.
b. JK flip-flop
Hasil percobaan :
Kesimpulan :
Dari dua tabel di atas, hasil yang didapatkan pada percobaan sesuai dengan hasil pada tabel kebenaran.
